EDA技術實用教程——VHDL版(第六版)--詳細介紹

圖書搜索
幫助
熱門圖書
EDA技術實用教程——V...
平面設計基礎(第二版)
食品理化檢驗技術
內蒙古大興安嶺汗馬國家級...
管理學基礎
基于深度學習的醫學圖像數...
推薦系統進展:方法與技術
汽車維護實訓指導
機電設備基本電路裝接與調...
數控車削操作與實訓
學前兒童區域游戲經典案例
基于評估的智障學生職業教...
中國中西部南北旅游大通道...
體能和形體訓練(下)
成本核算與管理
電子技術基礎與實訓教程
機電設備操作
C語言程序設計實驗指導與...
建筑裝飾工程施工組織與管...
計算機公共基礎與MS O...
調頻阻尼減震結構理論與設...
財經法規與會計職業道德
[ 本科及研究生教材 ]
    [ 信息技術,電子 ]
        [ 信息技術,電子 ]
    [ 經濟管理 ]
        [ 經濟管理 ]
    [ 建筑 ]
        [ 建筑 ]
    [ 機械,制造 ]
        [ 機械,制造 ]
    [ 公共課 ]
        [ 公共課 ]
[ 高職高專教材 ]
    [ 信息技術,電子 ]
        [ 信息技術,電子 ]
    [ 經濟管理 ]
        [ 經濟管理 ]
    [ 建筑 ]
        [ 建筑 ]
    [ 機械,制造 ]
        [ 機械,制造 ]
    [ 農林環境 ]
        [ 農林環境 ]
    [ 公共課 ]
        [ 公共課 ]
[ 中職中專教材 ]
    [ 信息技術,電子 ]
        [ 信息技術,電子 ]
    [ 經濟管理 ]
        [ 經濟管理 ]
    [ 建筑 ]
        [ 建筑 ]
    [ 機械,制造 ]
        [ 機械,制造 ]
    [ 公共課 ]
        [ 公共課 ]
[ 店銷書,專著 ]
    [ 信息技術,電子 ]
        [ 信息技術,電子 ]
    [ 經濟管理 ]
        [ 經濟管理 ]
    [ 建筑 ]
        [ 建筑 ]
    [ 機械,制造 ]
        [ 機械,制造 ]
    [ 農林環境 ]
        [ 農林環境 ]
    [ 其他 ]
        [ 其他 ]
 當前位置:本科及研究生教材 信息技術,電子 信息技術,電子 信息技術,電子 EDA技術實用教程——VHDL版(第六版)
   
EDA技術實用教程——VHDL版(第六版)
作者:潘松,
書名:EDA技術實用教程——VHDL版(第六版)
定價:¥ 56 元
光盤: 
叢書名:  “十二五”普通高等教育本科國家級規劃教材
免費資源下載:
本書PPT下載:
目錄和樣章下載: 樣章下載地址
開本: 16K
標準書號: 978-7-03-057909-6
字數(千): 600
頁數: 400
出版日期: 2018-8-2
發行號: TP-8004.0603
裝幀: 平裝
點擊熱度: 7671
最新印刷日期:2019-05-08    
 
編輯推薦
...........................................................................................................................................
 
獲獎情況
...........................................................................................................................................
 
圖書介紹
...........................................................................................................................................
  本書根據課堂教學和實驗操作的要求,以提高實際工程設計能力為目的,深入淺出地對EDA技術、VHDL硬件描述語言、FPGA開發應用及相關知識做了系統和完整的介紹,使讀者通過本書的學習并完成推薦的實驗,能初步了解和掌握EDA的基本內容及實用技術。
  本書包括EDA的基本知識、常用EDA工具的使用方法和目標器件的結構原理、以向導形式和實例為主的方法介紹的多種不同的設計輸入方法、對VHDL的設計優化以及基于EDA技術的典型設計項目。各章都安排了習題或針對性較強的實驗與設計。書中列舉的大部分VHDL設計實例和實驗示例實現的EDA工具平臺是Quartus II 13.1/16.1,硬件平臺是Cyclone 4E系列FPGA,并在EDA實驗系統上通過了硬件測試。
  本書可作為高等院校電子工程、通信、工業自動化、計算機應用技術、電子對抗、儀器儀表、數字信號或圖像處理等學科的本科生或研究生的電子設計、EDA技術課程和VHDL硬件描述語言的教材及實驗指導書,同時也可作為相關專業技術人員的自學參考書。
 
前言
...........................................................................................................................................
  新版教程的變化主要表現在新版EDA軟件和較新的FPGA的使用上:
  (1)考慮到Quartus II 13.1 和 Quartus Prime Standard 16.1版本的用法和功能基本相同,而Quartus II 13.1版本支持的早期器件系列較多,包括Cyclone 3。所以第六版絕大部分內容中用Quartus II 13.1取代了舊版的Quartus II 9.1,讀者要注意有不少不同的用法。
  (2)Quartus II 10.0后不再支持內置的門級仿真器,即Intel/Altera已將Quartus II 10.0及此后版本的軟件中曾經一貫內置的門級波形仿真器移除了,因此Quartus的使用者不得不使用接口于Quartus II的第三方仿真器ModelSim-Altera,使得仿真技術能很好地融合于更一般的EDA技術,也更適用于工程實際的需要。然而這一舉措對于多數初學者和相關的教學造成很大的不便。因為必須承認,Quartus II 9.x及之前版本軟件中一直內置的波形仿真器有著易學、高效和便捷的巨大優勢,對于EDA教學和初學者的學習是十分重要的。為此,直到Quartus II 13.1及其以后的16.1版本,才借助ModelSim ASE構建了一個類似于波形仿真器的仿真工具。當然在用法上有少許不同之處,書中也做了介紹。
  (3)由于新版軟件的波形仿真器是建立在第三方仿真軟件ModelSim ASE上的,所以在安裝軟件時需要特別注意安裝ModelSim ASE,書中對具體使用做了必要提示。
  (4)考慮到較新的Cyclone 4型FPGA已經得到廣泛使用,并兼顧目前多數學校仍然使用基于Cyclone 3系列FPGA的實驗設備的現實,在新版教材中包含了這兩種FPGA的使用示例,但以Cyclone 4E型為主,也介紹了Cyclone 10LP型FPGA,其結構與Cyclone 4E型FPGA相同,只是需要較新的Quartus版本才支持。適用于Cyclone 4E型FPGA的實驗示例也同樣適用于Cyclone 10LP型FPGA的實驗設備。
  (5)在FPGA和CPLD的結構介紹方面進行了一定更新,介紹了較新發展的FPGA(Cyclone 4)和CPLD(內嵌Flash的FPGA器件)的結構特點。
  (6)由于現在VHDL仿真越來越重要,本書將原來安排在最后一章的 VHDL Test Bench仿真的內容并入第8章“VHDL深入”,同時又進行了補充。
  (7)具體的示例和實驗中的FPGA硬件平臺已升級為Cyclone 4E系列器件,但也同樣適用于Cyclone 3和Cyclone 5系列FPGA。
  本書以VHDL作為基本硬件描述語言來介紹EDA技術。作為教科書,與科學出版社出版的《EDA技術實用教程——Verilog HDL版》構成了姊妹篇。
  為了適應EDA技術在高新技術行業就業中的需求和高校教學的要求,突出EDA技術的實用性,以及面向工程實際的特點和自主創新能力的培養,作者力圖將EDA技術最新的發展成果、現代電子設計最前沿的理論和技術、國際業界普遍接受和認可的EDA軟硬件開發平臺的實用方法,通過本書合理地綜合和萃取,奉獻給廣大讀者。
  隨著EDA技術的發展和應用領域的擴大,EDA技術在電子信息、通信、自動控制及計算機應用等領域的重要性日益突出。同時隨著技術市場與人才市場對EDA技術需求的不斷提高,產品的市場效率和技術要求也必然會反映到教學和科研領域中來。以最近幾屆全國大學生電子設計競賽為例,涉及EDA技術的賽題從未缺席過。全國大學生電子設計競賽的Intel嵌入式系統專題邀請賽與T1模擬系統設計專題邀請賽兩大專題賽,在近年競賽內容中都涉及了FPGA的應用。對諸如斯坦福大學、麻省理工學院等美國一些著名院校的電子與計算機實驗室建設情況的調研也表明,其EDA技術的教學與實踐的內容也十分密集,在其本科和研究生教學中有兩個明顯的特點:其一,各專業中EDA教學實驗課程的普及率和滲透率極高;其二,幾乎所有實驗項目都部分或全部地融入了EDA技術,其中包括數字電路、計算機組成與設計、計算機接口技術、數字通信技術、嵌入式系統、DSP等實驗內容,并且更多地注重創新性實驗。這顯然是科技發展和市場需求雙重影響下自然產生的結果。
  基于工程領域中的EDA技術應用的巨大實用價值,以及重視EDA教學中實踐能力和創新意識培養的極端重要性,我們對本書各章節做了相應的安排,其特點有以下三個。
  1.注重實踐、實用和創新能力的培養
  除在各章中安排了許多習題外,絕大部分章節還安排了針對性較強的實驗與設計項目,使學生對每一章的課堂教學內容和教學效果能及時通過實驗得以消化和強化,并盡可能地從學習一開始就有機會將理論知識與實踐、自主設計緊密聯系起來。
  全書包含數十個實驗及其相關的設計項目,這些項目涉及的技術領域寬,知識涉獵密集、針對性強,而且自主創新意識的啟示性好。與本書的示例一樣,所有的實驗項目都通過了EDA工具的仿真測試并通過FPGA平臺的硬件驗證。每一個實驗項目除給出詳細的實驗目的、實驗原理和實驗報告要求外,都含2~5個子項目或子任務。它們通常分為:第一(層次)實驗任務是與該章某個闡述內容相關的驗證性實驗,通常提供詳細的并被驗證的設計源程序和實驗方法,學生只需將提供的設計程序輸入計算機,并按要求進行編譯仿真,在實驗系統上實現,使學生有一個初步的感性認識,這也提高了實驗的效率;第二(層次)實驗任務是要求在上一實驗基礎上做一些改進和發揮;第三個層次的實驗通常是提出自主設計的要求和任務;第四、第五個實驗層次則在僅給出一些提示的情況下提出自主創新性設計的要求。因此,教師可以根據學時數、教學實驗的要求以及不同的學生對象,布置不同層次、含不同任務的實驗項目。
  2.高效的教學模式成就速成
  一般認為EDA技術的學習難點和費時的根源在于硬件描述語言。對此,全書做了有針對性的安排:根據專業特點,摒棄傳統的計算機語言的教學模式,打破目前HDL教材通行的編排形式,而以電子線路設計為基點,從實例的介紹中引出VHDL語句語法內容。同時為了盡快進入EDA技術的實踐階段,熟悉EDA開發工具及其相關軟硬件的使用方法,及時安排了大量有針對性的實驗項目,以便讀者能盡早進入數字系統工程設計經驗的積累和能力提高階段,并能通過這些面向實際的實踐和實驗活動,快速深化對硬件描述語言的理解和掌握對應的設計技巧。
  本書通過一些簡單而典型的VHDL設計示例和電路模型,從具體電路和實用背景下引出相關的VHDL語言現象和語句規則,并加以深入淺出的說明,使得讀者僅通過前期一些內容的學習便能迅速了解并掌握VHDL描述與邏輯電路間的基本關系,從而極大地降低了HDL的學習難度,大幅提高了學習效率,快速實現了學以致用的目的。我們過去多年的教學實踐已證明這是一種高效學習硬件描述語言和EDA技術的好方法。
  3.注重教學選材的靈活性和完整性相結合
  本書的結構特點決定了授課課時數可十分靈活,即可長可短,視具體的專業特點、課程定位及學習者的前期教育力度等因素而定,在20~50學時之間選擇。由于本書的特色和定位,加之EDA技術課程的特質,具體教學可以是粗放型的,其中多數內容,包括實踐項目可直接放手于學生,更多地讓他們自己去查閱資料、提出問題、解決問題,乃至創新與創造;而授課教師,甚至實驗教師只需做一個啟蒙者、引導者、鼓勵者和學生成果的檢驗者和評判者。授課的過程多數只需點到為止,大可不必拘泥細節,面面俱到。但有一個原則,即實驗學時數應多多益善。事實上,現在任何一門課程的學時數總是有限的,為了有效倍增學生的實踐和自主設計的時間,可以借鑒清華大學的一項教改措施,即其電子系本科生從一入學就人手獲得一塊FPGA實驗開發板,可從本科一年級一直用到研究生畢業。這是因為EDA技術本身就是一個可把全部實驗和設計帶回家的課程。我校對于這門課也基本采用了這一措施:每個上EDA課的學生都可借出一套EDA實驗板,使他們能利用自己的計算機在課余時間完成自主設計項目,強化學習效果。實踐表明,這種安排使得實驗課時得到有效延長,教學成效非常明顯。
  本書的定位目標是,基于全書給出的完整的知識結構,注重實踐第一的觀念,強化創新意識的培養,通過課堂合理的教學安排,結合學生明晰的求知覺悟和踏實的實踐精神,為了即將離開學校面向招聘者、面向研究生導師、面向社會、面向未來的學生能多一份自信、多一點信心和多一線希望。因此我們建議應該積極鼓勵學生利用課余時間盡可能學完本書的全部內容,掌握本書介紹的所有EDA工具軟件和相關開發手段,并盡可能多地完成本書配置的實驗和設計任務。
  還有一個問題有必要在此探討,就是在前面曾提到的“本書的定位之說”。事實上,自主創新能力的提高絕非一朝一夕之事。多年的教學實踐告訴我們,針對這一命題的教改必須從兩方面入手,一是教學內容,二是設課時間。兩者互為聯系,不可偏廢。
前者主要指建立一個內在相關性好、設課時間靈活,且易于將創新能力培養寓于知識傳播之中的課程體系。
  后者主要指在課程安排的時段上,將這一體系的課程盡可能地提前。這一舉措是成功的關鍵,因為我們不可能想象到了本科三四年級才去關注能力培養會有奇跡發生,更不可能指望一兩門課程就能解決問題。尤其是以卓越工程師為培養目標的工科高等教育,自主創新能力的培養本身就是一項教學雙方必須投入密集實踐和探索的創新活動。
  我校的EDA技術國家級精品課程正是針對這一教改目標建立的課程體系,而“數字電子技術基礎”是這一體系的組成部分和先導課程。它的提前設課是整個課程體系提前的必要條件。通過數年的試點性教學實踐和經驗總結,現已成功在部分本科學生中將此課程的設課時間從原來的第4或第5學期提前到了第1或第2學期。而這一體系的其他相關課程,如EDA技術、單片機、SOC片上系統、計算機接口、嵌入式系統和DSP等也相應提前,從而使學生到二年級時就具備了培養工程實踐和自主開發能力的條件。
  不可否認,數字電路課程的大幅提前必須要以改革其教學內容為前提,否則將傳統的教學內容強行提前必將歸于失敗。為此,在總結了數字電路多年教改成果的基礎上,我們推出了適應新需求的教材,即科學出版社出版的《數字電子技術基礎》(第三版)一書,很好地滿足了當前的教改要求。此書創新性地解決了傳統教材中的手工數字技術與現代自動化數字技術間的關系,使兩者能平穩過渡,且有機融合,在有效促進理論與實踐緊密結合的同時,強化實踐訓練,突顯了創新意識啟蒙的良好效果,同時實現了與后續課程的良好銜接。我校的教學實踐已清晰地展示了諸多頗具說服力的證明。例如,相比于其他同類情況(如同年級、同專業、同授業課程等),那些曾經參加這一課程體系的學生在大學生電子設計競賽、飛思卡爾車模大賽,以及一些國外企業主導的自主設計賽事中,都獲得了更多的獎項和更好的成績。而且這些學生的獲獎比例逐年提高,例如,我校在2011年全國大學生電子設計競賽獲一、二等獎項(分別是3個和6個)的學生中,本科二年級學生的比例高達80%(這年我校多數三年級學生選擇考研復習,未參賽)。若按傳統的工科本科教學流程,二年級就有能力獲全國一等獎是不可想象的事!
  其實,類似的教改活動和教改成績,我校遠非唯一。國內早有不少院校將數字電路放在第1或第2學期,其實踐訓練的內容包括超過數萬至數十萬邏輯門規模的數字系統自主設計訓練,不少受益的學生在各類電子設計競賽中也都獲得了好成績。前面提到的清華大學的教改活動也說明,他們至少有部分學生于本科一年級就有數字系統設計方面的訓練;后來的調研也證明了這一點,如該校計算機專業本科二年級學生就能自主設計出各種極具創新特色的數字系統,如語音處理及數字立體聲播放、硬件超級瑪麗游戲顯示與控制系統等;又如東南大學在一次省級數字電路課程(尚未學EDA)電子設計競賽中,有一組同學完成了指紋識別數字鎖的設計而獲一等獎;再如美國密歇根大學本科一年級學生就能設計數字電子琴這樣的復雜系統,其中包括用FPGA控制VGA顯示五線譜,PS2鍵盤作為琴鍵及數字立體聲音樂播放等。
為了盡可能降低成本和售價,本書未配置光盤。與本書相關的教學資料,包括配套課件、實驗示例源程序資料、相關設計項目的參考資料和附錄中提到的mif文件編輯生成軟件等都可免費索;此外對于一些與本書相關的工具軟件,如Quartus Prime、ModelSim和其他相關EDA軟件(包括教學課件與實驗課件、實驗系統的FPGA引腳查詢及對照表等)的安裝使用問題都可索取或咨詢:[email protected],或與作者探討EDA技術的教學和實踐:[email protected];也可登錄科學出版社網站(www.wzudfi.buzz)。
  現代電子設計技術是發展的,相應的教學內容和教學方法也應不斷地改進,還有許多問題值得深入探討,我們真誠地歡迎讀者對書中的錯誤與有失偏頗之處給予批評指正。
 
                                                        編  者     
                                                       2018年2月     
                                                    于杭州電子科技大學
 
圖書目錄
...........................................................................................................................................
第1章 EDA技術概述 1
1.1  EDA技術及其發展 1
1.2  EDA技術實現目標 3
1.3 硬件描述語言 4
1.4  HDL綜合 6
1.5  自頂向下的設計技術 8
1.6  EDA技術的優勢 10
1.7  EDA設計流程 11
1.7.1 設計輸入(原理圖/HDL文本編輯) 12
1.7.2 綜合 13
1.7.3 適配 13
1.7.4 時序仿真與功能仿真、靜態時序分析 14
1.7.5 編程下載 15
1.7.6 硬件測試 15
1.8 ASIC及其設計流程 15
1.8.1 ASIC設計簡介 15
1.8.2 ASIC設計一般流程簡述 17
1.9  常用EDA工具 18
1.9.1 設計輸入編輯器 18
1.9.2 HDL綜合器 19
1.9.3 仿真器與時序分析器 20
1.9.4 適配器 21
1.9.5 下載器 21
1.10  Quartus 概述 21
1.11  IP核 23
1.12  EDA技術發展趨勢管窺 24
習題 26
第2章 FPGA與CPLD的結構原理 27
2.1  PLD概述 27
2.1.1 PLD的發展歷程 27
2.1.2 PLD分類 28
2.2  簡單PLD結構原理 29
2.2.1 邏輯元件符號表示 29
2.2.2 PROM結構原理 30
2.2.3 PLA結構原理 32
2.2.4 PAL結構原理 32
2.2.5 GAL結構原理 34
2.3  CPLD的結構原理 36
2.4  FPGA的結構原理 39
2.4.1 查找表邏輯結構 39
2.4.2  Cyclone 4E/10LP系列器件的結構 39
2.4.3 Cyclone 10GX系列器件的結構 44
2.4.4 內嵌Flash的FPGA器件 44
2.5  硬件測試 44
2.5.1 內部邏輯測試 44
2.5.2 JTAG邊界掃描 45
2.6  PLD產品概述 46
2.6.1 Intel(原Altera)公司的PLD器件 46
2.6.2 Lattice公司的PLD器件 49
2.6.3 Xilinx公司的PLD器件 49
2.6.4 MicroSemi(原Actel)公司的PLD器件 50
2.6.5 Intel的FPGA配置方式與配置器件 50
2.6.6 國產FPGA器件 50
2.7  CPLD/FPGA的編程與配置 51
2.7.1  CPLD在系統編程 52
2.7.2  FPGA配置方式 52
2.7.3  FPGA專用配置器件 53
2.7.4  使用單片機配置FPGA 54
習題 55
第3章 組合電路的VHDL設計 56
3.1  多路選擇器的VHDL描述 56
3.2  半加器的VHDL描述 60
3.3  4選1多路選擇器的VHDL描述 64
3.3.1 基于CASE語句的4選1多路選擇器表述 65
3.3.2 CASE語句 66
3.3.3 IEEE庫預定義標準邏輯位與矢量 68
3.3.4 其他預定義標準數據類型 68
3.3.5 信號定義和數據對象 70
3.3.6 并置操作符 70
3.3.7 4選1多路選擇器的VHDL不同描述方式 71
3.4  全加器及其VHDL表述 72
3.4.1 全加器設計及例化語句應用 73
3.4.2 VHDL例化語句 74
3.4.3 8位加法器設計及算術操作符應用 76
3.5  乘法器的VHDL表述 77
3.5.1  統計位矢中含 '1' 個數的電路模塊設計 78
3.5.2  FOR_LOOP循環語句用法 79
3.5.3 移位相加型乘法器的VHDL表述方法 80
3.5.4 GENERIC參數定義語句 80
3.5.5 整數數據類型 81
3.5.6 省略賦值操作符 82
3.5.7 移位操作符 83
3.5.8 各類運算操作對數據類型的要求 84
3.5.9 數據類型轉換函數 87
3.5.10 GENERIC參數傳遞映射語句 91
習題 92
第4章 時序仿真與硬件實現 95
4.1  VHDL程序輸入和編譯 95
4.1.1 編輯和輸入設計文件 95
4.1.2 創建工程 96
4.1.3 全程編譯前約束項目設置 98
4.1.4 全程綜合與編譯 99
4.1.5 RTL圖觀察器應用 101
4.2  仿真測試 101
4.3  引腳鎖定與硬件測試 103
4.3.1 引腳鎖定 104
4.3.2 編譯文件下載 105
4.3.3 JTAG間接編程模式 106
4.3.4  USB-Blaster驅動程序安裝方法 108
4.4  電路原理圖設計流程 108
4.5  HDL版本設置及Analysis & Synthesis功能 111
4.6  利用屬性表述實現引腳鎖定 111
4.7  keep屬性應用 112
4.8  SignalProbe使用方法 113
習題 115
實驗與設計 116
4-1  多路選擇器設計實驗 116
4-2  8位加法器設計實驗 116
4-3  8位硬件乘法器設計實驗 116
4-4  十六進制7段數碼顯示譯碼器設計 117
第5章 時序電路的VHDL設計 119
5.1  基本時序元件的VHDL表述 119
5.1.1  D觸發器的VHDL表述 119
5.1.2  含異步復位和時鐘使能的D觸發器的VHDL表述 122
5.1.3  含同步復位控制的D觸發器的VHDL表述 123
5.1.4  基本鎖存器的VHDL表述 124
5.1.5  含清0控制的鎖存器的VHDL表述 126
5.1.6  VHDL實現時序電路的不同表述 127
5.1.7  雙邊沿觸發時序電路設計討論 128
5.2  計數器的VHDL設計 129
5.2.1  4位二進制加法計數器設計 129
5.2.2  計數器更常用的VHDL表達方式 130
5.2.3  實用計數器的VHDL設計 131
5.3  移位寄存器的VHDL設計 135
5.4  屬性描述與定義語句 136
5.5  時序電路硬件設計與仿真示例 139
5.5.1  編輯電路、創建工程和仿真測試 139
5.5.2  FPGA硬件測試 139
5.6  SignalTap II的使用方法 140
5.7  編輯SignalTap II的觸發信號 145
習題 146
實驗與設計 147
5-1  高速硬件除法器設計 147
5-2  移位相加型8位硬件乘法器設計 147
5-3  半整數與奇數分頻器設計 148
5-4  不同類型的移位寄存器設計實驗 150
5-5  計數器設計實驗 150
5-6  串行靜態顯示控制電路設計 151
5-7  VGA彩條信號顯示控制電路設計 152
5-8  基于VHDL代碼的頻率計設計 156
第6章 宏功能模塊應用及相關語法 157
6.1  計數器LPM模塊調用示例 157
6.1.1  計數器模塊文本的調用 157
6.1.2  LPM計數器代碼與參數傳遞語句 158
6.1.3  創建工程與仿真測試 160
6.2  利用屬性控制乘法器的構建 161
6.3  LPM 隨機存儲器的設置和調用 162
6.3.1  存儲器初始化文件 162
6.3.2  LPM_RAM的設置和調用 164
6.3.3  仿真測試RAM宏模塊 166
6.3.4  VHDL的存儲器描述及相關屬性 166
6.3.5  數據類型定義語句 167
6.3.6  存儲器配置文件屬性定義和結構設置 171
6.4  LPM_ROM的定制和使用示例 172
6.4.1  簡易正弦信號發生器設計 173
6.4.2  正弦信號發生器硬件實現和測試 174
6.5  在系統存儲器數據讀寫編輯器應用 175
6.6  LPM嵌入式鎖相環調用 177
6.6.1  建立嵌入式鎖相環元件 177
6.6.2  測試鎖相環 180
6.7  In-System Sources and Probes Editor使用方法 180
6.8  NCO核數控振蕩器使用方法 182
6.9  FIR核使用方法 185
6.10  DDS實現原理與應用 186
6.10.1  DDS原理 186
6.10.2  DDS信號發生器設計示例 188
習題 189
實驗與設計 190
6-1  查表式硬件運算器設計 190
6-2  正弦信號發生器設計 190
6-3  DDS正弦信號發生器設計 190
6-4  簡易數據采集系統設計 191
6-5  移相信號發生器設計 191
6-6  VGA簡單圖像顯示控制模塊設計 192
第7章 MCU與FPGA片上系統開發 194
7.1  FPGA擴展MCU開發技術 194
7.1.1  FPGA擴展方案及其系統設計技術 195
7.1.2  基于單片機IP軟核的SOC設計方案 198
7.2  基于單片機核的FPGA片上系統設計 200
實驗與設計 204
7-1  脈寬/占空比/等精度頻率多功能測試儀設計 204
第8章 VHDL深入 210
8.1  數據對象 210
8.1.1  常數 210
8.1.2  變量 211
8.1.3  信號 212
8.1.4  進程中的信號賦值與變量賦值 213
8.2  含高阻輸出的電路設計 218
8.2.1  三態門設計 219
8.2.2  雙向端口的設計方法 219
8.2.3  三態總線電路設計 221
8.3  順序語句歸納 223
8.3.1  進程語句格式 223
8.3.2  進程結構組成 223
8.3.3  進程要點 224
8.4  并行賦值語句討論 225
8.5  IF語句概述 226
8.6  仿真延時 228
8.6.1  固有延時 228
8.6.2  傳輸延時 229
8.6.3  仿真 229
8.7  VHDL的描述風格 230
8.7.1  RTL描述 230
8.7.2  行為描述 231
8.7.3  數據流描述 231
8.7.4  結構描述 232
8.8  VHDL Test Bench仿真 232
8.8.1  VHDL仿真流程 233
8.8.2  VHDL Test Bench仿真 235
8.8.3  VHDL Test Bench仿真實例 237
習題 242
實驗與設計 242
8-1  4×4陣列鍵盤鍵信號檢測電路設計 242
8-2  樂曲硬件演奏電路設計 243
8-3  PS2鍵盤控制模型電子琴電路設計 246
8-4  直流電機綜合測控系統設計 248
8-5  AM幅度調制信號發生器設計 250
8-6  在ModelSim上對VHDL Test Bench進行仿真 252
第9章 VHDL設計優化 253
9.1  資源優化 253
9.1.1 資源共享 253
9.1.2 邏輯優化 255
9.1.3 串行化 256
9.2  速度優化 257
9.2.1 流水線設計 258
9.2.2  寄存器配平 260
9.2.3  關鍵路徑法 261
9.2.4  乒乓操作法 261
9.2.5  加法樹法 262
習題 262
實驗與設計 264
9-1  采用流水線技術設計高速數字相關器 264
9-2  線性反饋移位寄存器設計 265
9-3  SPWM脈寬調制控制系統設計 265
9-4  數字彩色液晶顯示控制電路設計 268
第10章 VHDL有限狀態機設計 269
10.1  VHDL狀態機的一般形式 269
10.1.1  狀態機的特點與優勢 269
10.1.2  狀態機的一般結構 270
10.1.3  狀態機設計初始約束與表述 274
10.2  Moore型有限狀態機的設計 274
10.2.1  多進程結構狀態機 275
10.2.2  序列檢測器之狀態機設計 279
10.3  Mealy型有限狀態機的設計 280
10.4  狀態編碼 284
10.4.1 直接輸出型編碼 284
10.4.2 順序編碼 286
10.4.3 一位熱碼狀態編碼 286
10.4.4 狀態編碼設置 287
10.5  安全狀態機設計 288
10.5.1  程序直接導引法 289
10.5.2  狀態編碼監測法 289
10.5.3 借助EDA優化控制工具生成安全狀態機 290
10.6  硬件數字技術排除毛刺 290
10.6.1 延時方式 291
10.6.2 邏輯方式去毛刺 292
10.6.3 定時方式去毛刺 293
習題 294
實驗與設計 294
10-1  序列檢測器設計 294
10-2  0809采樣控制電路實現與硬件驗證 295
10-3  數據采集模塊設計 296
10-4  五功能智能邏輯筆設計 297
10-5  通用異步收發器UART設計 298
10-6  硬件消抖動電路設計 300
第11章 16位CPU創新設計 301
11.1 KX9016的結構與特色 301
11.2  KX9016基本硬件系統設計 304
11.2.1 單步節拍發生模塊 304
11.2.2 運算器 304
11.2.3 比較器 305
11.2.4 基本寄存器與寄存器陣列組 306
11.2.5 移位器 310
11.2.6 程序與數據存儲器 311
11.3  KX9016v1指令系統設計 311
11.3.1 指令格式 312
11.3.2 指令操作碼 313
11.3.3 匯編程序設計實例 314
11.3.4 KX9016v1控制器設計 315
11.3.5 指令設計實例詳解 320
11.4  KX9016的時序仿真與硬件測試 321
11.4.1 仿真與指令執行波形時序分析 321
11.4.2 CPU工作情況的硬件測試 323
11.5  KX9016應用程序設計實例和系統優化 325
11.5.1 乘法算法及其硬件實現 325
11.5.2 除法算法及其硬件實現 326
11.5.3 KX9016v1的硬件系統優化 327
習題 329
實驗與設計 329
11-1  16位CPU驗證性設計綜合實驗 329
11-2  新指令設計及程序測試實驗 329
11-3  16位CPU的優化設計與創新 330
11-4  CPU創新設計競賽 331
第12章 VHDL知識拾遺 333
12.1  VHDL庫 333
12.1.1 庫的種類 333
12.1.2 庫的用法 334
12.2  VHDL程序包 336
12.3  VHDL文字規則補充說明 338
12.3.1 數字 338
12.3.2 字符串 339
12.3.3 標識符及其表述規則 340
12.3.4 下標名 340
12.4 子程序 341
12.4.1 函數 341
12.4.2 重載函數 343
12.4.3 決斷函數 346
12.4.4 過程 346
12.4.5 重載過程 348
12.5 數據類型 349
12.6  VHDL操作符補充說明 351
12.6.1 邏輯操作符 351
12.6.2 關系操作符 352
12.6.3 算術操作符 352
12.7  VHDL基本語句補充說明 354
12.7.1 NEXT語句 354
12.7.2 EXIT語句 355
12.7.3 WAIT語句 356
12.7.4 子程序調用語句 358
12.7.5 RETURN語句 361
12.8  VHDL并行語句補充說明 362
12.8.1 并行信號賦值語句 362
12.8.2 塊語句 362
12.8.3 并行過程調用語句 364
12.8.4 生成語句 365
12.8.5 REPORT語句 367
12.8.6 斷言語句 368
習題 370
附錄 EDA開發系統及相關軟硬件 371
參考文獻 384
 
 
本站首頁 | 聯系我們 | 所有圖書 | 資源下載 | 作者投稿 | 讀者反饋 | 業務聯系 | 招聘信息 | 加入收藏    
Copyright www.wzudfi.buzz All Rights Reserved
地址:北京市海淀區北三環西路43號青云當代大廈21層2109   郵編:100086
站長QQ:693638799 Email:[email protected] 電話:010-62140850
版權所有:科學出版社 職教技術出版中心
京ICP備13039988號
尚天国际棋牌下载 群英会30期开奖结果 双色球中奖规则及奖金 甘肃快三计划免费版 当前上证指数 天津快乐十分开奖走势 广西快乐十分走势图 怎样买白银 赛车下载单机游戏 浙江体彩十一选五 新疆体彩11选5中奖助手下载